日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月 2日

出願番号

Application Number:

特願2002-289999

[ST.10/C]:

[JP2002-289999]

出 願 人 Applicant(s):

株式会社半導体理工学研究センター

2003年 4月25日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

A000200830

【提出日】

平成14年10月 2日

【あて先】

特許庁長官 殿

【国際特許分類】

G06F 1/00

G06F 11/22

【発明の名称】

集積回路装置

【請求項の数】

9

【発明者】

(1

【住所又は居所】

神奈川県横浜市南区井土ヶ谷中町162-2 横浜南ガ

ーデン908

【氏名】

有馬 幸生

【発明者】

【住所又は居所】

埼玉県蕨市南町3-7-6

【氏名】

石橋 孝一郎

【発明者】

【住所又は居所】 千葉県船橋市夏見台1-7-2

【氏名】

山下 高廣

【特許出願人】

【識別番号】

396023993

【氏名又は名称】 株式会社 半導体理工学研究センター

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9810816

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

集積回路装置

【特許請求の範囲】

【請求項1】 退避クロック信号に同期して退避データを出力する少なくと も一つの機能モジュールと、

前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機 能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、

前記電源制御ユニットにより選択された機能モジュールから出力された退避データを格納する退避データ格納部と、

前記退避データ格納部に格納された退避データが復帰クロック信号に同期して 前記機能モジュールに復帰される際に、該退避データをエラー検出訂正するエラ ー検出訂正部と

を具備することを特徴とする集積回路装置。

【請求項2】 複数のフリップフロップを有し、該複数のフリップフロップ がスキャンチェーンを構成しており、退避動作時には該フリップフロップのデータを退避クロック信号に同期した該スキャンチェーンのシフト動作により出力する一方、復帰動作時には退避したデータを復帰クロック信号に同期した該スキャンチェーンのシフト動作により前記フリップフロップに復帰させる少なくとも一つの機能モジュールと、

前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機 能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、

前記電源制御ユニットにより選択された機能モジュールについて、退避クロック信号及び復帰クロック信号を生成するクロック信号生成部と、

退避動作時又は復帰動作時において、前記電源制御ユニットにより選択された機能モジュールをスキャンテストモードに移行させると共に、前記スキャンチェーンのシフト動作のために供給するクロック信号として、前記クロック信号生成部により生成された退避クロック信号又は復帰クロック信号を選択するスキャンコントローラと、

前記電源制御ユニットにより選択された機能モジュールから前記退避クロック

信号に同期した前記スキャンチェーンのシフト動作により出力された退避データ を格納する退避データ格納部と、

前記退避データ格納部に格納された退避データが前記復帰クロック信号に同期 した前記スキャンチェーンのシフト動作により前記機能モジュールのフリップフ ロップに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部 と

を具備することを特徴とする集積回路装置。

【請求項3】 前記エラー検出訂正部は、

前記退避データからエラー訂正符号を生成し、前記退避データ格納部に書き込む符号化器と、

前記退避データ格納部から、格納されていた退避データとそれに対応する前記 エラー訂正符号を読み出して該退避データを復号化する復号化器と を具備することを特徴とする請求項1又は2に記載の集積回路装置。

【請求項4】 前記エラー検出訂正部は、前記退避データ格納部に格納された退避データを定期的にエラー検出訂正することを特徴とする請求項1乃至3のいずれかに記載の集積回路装置。

【請求項5】 前記退避データ格納部は前記退避データの複製を複数格納し

前記エラー検出訂正部は前記退避データ格納部に格納された複数の複製データ を用いる多数決演算によりエラー検出訂正することを特徴とする請求項1又は2 に記載の集積回路装置。

【請求項6】 前記クロック信号生成部は、前記退避データ格納部における 定期的なエラー検出訂正に用いられるクロック信号を生成することを特徴とする 請求項1万至5のいずれかに記載の集積回路装置。

【請求項7】 前記退避データ格納部が、自己テスト回路用の記憶手段から 構成されることを特徴とする請求項1万至6のいずれかに記載の集積回路装置。

【請求項8】 前記退避データ格納部に格納された退避データを圧縮する圧縮器と、

前記圧縮器により圧縮された退避データを前記機能モジュールへの復帰の際に

復元する復元器と

をさらに具備することを特徴とする請求項1乃至7のいずれかに記載の集積回路 装置。

【請求項9】 前記退避データ格納部を揮発性メモリにより構成したことを 特徴とする請求項1万至8のいずれかに記載の集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は消費電力削減のために機能モジュール単位で電源供給を制御し、内部レジスタ等のデータの退避及び復帰制御を行う集積回路装置に関する。

[0002]

【従来の技術】

低電力SoC(システム・オン・チップ)の実現においては、消費電力削減のために遊休(アイドル)状態の機能モジュールの動作を停止させるのが常套手段である。機能モジュールの動作を止めるにはクロックの供給を停止するという手法が知られている。しかし、クロック供給を停止し機能モジュールの動作を止めたとしても、機能モジュール自体には電源が供給されつづけているのでリーク電流によって生じる電力の損失を止めることはできない。このため、リークによる電力損失をも削減するためにアイドル状態の機能モジュールへの電源供給を停止する手法が考案されている。このような電源供給を停止され動作停止している機能モジュールの状態をスリープ(SLEEP)状態という。

[0003]

電源が遮断されると回路が保持していた情報がすべて失われてしまう。このため、機能モジュールがスリープ状態から復帰し、スリープに入る直前の状態から動作を再開するには、機能モジュールがスリープ状態になり電源供給が停止したとしても、復帰後に必要となるデータを保持していられる回路構成が必須である。このような回路構成としては、機能モジュールを構成する回路素子のうち必要なデータを保持する回路素子の電源は常に供給し、その他の回路素子の電源供給のみ停止する手法や、必要なデータを別のメモリブロックなどに退避・保存して

おく手法が提案されている。

[0004]

図13はかかる従来例を示す図である。同図に示すVDDは電源であり、この 電源VDDに対しそれぞれスイッチSWA、SWB、SWCを介してロジックL A. LB. LCが接続されている。ロジックLAとLBの間およびロジックLB とLCの間にはそれぞれフリップフロップFF1,FF2が接続されている。こ れらフリップフロップFF1,FF2は電源VDDにも接続されている。ロジッ クLA, LB, LCは組合せ回路に相当し、フリップフロップFF1, FF2は 順序回路に相当する。フリップフロップFF1, FF2には、スリープ後にその 直前の状態から動作を再開できるようデータを保持するために常に電源が供給さ れるようにする一方、ロジックLA,LB,LCについては消費電力削減のため に必要に応じてスイッチSWA, SWB, SWCをOFFにすることで電源VD Dからの給電を遮断する。このように給電方法を制御する従来例によれば、フリ ップフロップFF1, FF2には常に電源が供給されるのでデータの退避動作が 不要であるという利点がある。当然ながらデータ退避先の記憶領域を確保する必 要もない。しかしながら、図13から分かるように電源VDDからの配線をスイ ッチSWA、SWB、SWC (ロジックLA, LB, LC) へのものと、フリッ プフロップFF1、FF2へのものとに分ける必要があり、これにより回路のレ イアウトが非常に困難となる。また、貫通電流を防止する目的からフリップフロ ップFF1, FF2の前段にNANDゲート等を設ける必要があり、これにより ゲート段数が増加するというデメリットもある。

[0005]

なお、この図13の従来例と同様の先行技術が非特許文献1にも記載されている。

[0006]

また、消費電力削減を目的として機能モジュールへの電源供給を適宜遮断する際に、データ退避を行う技術が幾つか提案されている。かかる従来例は、ロジックのみ電源供給を遮断しフリップフロップについては常に電源供給する上述の従来例とは異なり、機能モジュール内の必要なデータを退避した後に、該機能モジ

ュール内への全ての電源供給を遮断するというものである。このようなデータ退避を行う従来例の一つに、メモリの内容を外部記憶装置(ハードディスク装置等)に退避するものがある(特許文献 1 参照)。この従来例では、ハードディスク装置等を用いていることから、データ退避先でのエラー発生を抑えることができ信頼性が高いものの、データ退避及びその復帰動作の際の遅延時間の問題がある

[0007]

また、データ退避を行う他の従来例として、フリップフロップのデータをスキャンチェーン用いて強誘電体メモリ(FRAM: Ferroelectric Random Access Memory)に退避するもの(特許文献2参照)がある。この従来例は、待機動作時のリーク電流を削減可能であり、消費電力削減の目的に適うものではあるが、製造時において通常ロジックとFRAMとの混載プロセスが必要であることから、コスト面において不利である。

[0008]

FRAMのような不揮発性メモリに代えてDRAMのような揮発性メモリをデータの退避先とする場合、消費電力削減のためにデータ退避先への供給電圧をデータ保持に必要な最低電圧としても、いわゆるソフトエラー等の発生による退避したデータの信頼性低下を抑えられることが好ましい。ソフトエラーは、トランジスタが保持したデータが外部から入射したα線や中性子の影響で発生した電荷によって変化させられる現象である。α線や中性子が生成する最大電荷量は15~150fC程度であり、トランジスタの保持している電荷が、該15~150fC程度の電荷発生では影響を受けないほど多ければ、ソフトエラーは発生しない。しかし、そのためには回路への印加電圧を高くしなければならず、低消費電力化の妨げとなってしまう。

[0009]

また、低消費電力化という点からだけでなく、近年のプロセス微細化によってトランジスタの印加可能電圧が低下しているという問題もある。例えば、100 nmプロセスで1.0 V動作の場合の論理セルの臨界電荷量はおよそ10fCという報告がある(非特許文献2参照)。臨界電荷量とは、これ以上の電荷が加わ

ったときにトランジスタが保持したデータが失われる電荷量である。このことにより中性子が生成する電荷量よりも臨界電荷量を大きくするには通常の15倍の電圧をかける必要が生じることになる。これは、プロセスの微細化が進んでいる現状では、印加電圧を高くすることでソフトエラーを回避することは事実上、不可能となってきていることを示している。

[0010]

【特許文献1】

特開2000-82014公報

[0011]

【特許文献2】

特開平10-78836号公報

[0012]

【非特許文献1】

Stephen V. Kosonocky, Mike Immediato, Peter Cottrell, et al.: "Enhanced Multi-Threshold (MTCMOS) Circuits Using Variable Well Bias", Proceedings of the 2001 International Symposium on Low Power Electronics and Design pp.165-169, 2001

[0013]

【非特許文献2】

P. Shivakumar, D. Burger, et al.: "Modeling the Effect of Techno logy Trends on the Soft Error Rate of Combinational Logic", Intl. Conf.
On Dependable System and Network, 2002

[0014]

【発明が解決しようとする課題】

本発明はかかる事情に鑑みてなされたものであり、消費電力削減のために機能 モジュール単位で柔軟に電源供給を制御でき、及びこれに伴い必要なデータの退 避及び復帰を制御できる集積回路装置であって、しかもデータ退避の信頼性を低 下させることがなく低コストで実現可能な集積回路装置を提供することを目的と する。

[0015]

【課題を解決するための手段】

本発明に係る集積回路装置は、退避クロック信号に同期して退避データを出力する少なくとも一つの機能モジュールと、前記機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、前記電源制御ユニットにより選択された機能モジュールから出力された退避データを格納する退避データ格納部と、前記退避データ格納部に格納された退避データが復帰クロック信号に同期して前記機能モジュールに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部とを具備することを特徴とする集積回路装置である。

[0016]

また、本発明に係るより具体的な構成の集積回路装置は、複数のフリップフロ ップを有し、該複数のフリップフロップがスキャンチェーンを構成しており、退 避動作時には該フリップフロップのデータを退避クロック信号に同期した該スキ ャンチェーンのシフト動作により出力する一方、復帰動作時には退避したデータ を復帰クロック信号に同期した該スキャンチェーンのシフト動作により前記フリ ップフロップに復帰させる少なくとも一つの機能モジュールと、前記機能モジュ ールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの 電源供給の停止及び再開を制御する電源制御ユニットと、前記電源制御ユニット により選択された機能モジュールについて、退避クロック信号及び復帰クロック 信号を生成するクロック信号生成部と、退避動作時又は復帰動作時において、前 記電源制御ユニットにより選択された機能モジュールをスキャンテストモードに 移行させると共に、前記スキャンチェーンのシフト動作のために供給するクロッ ク信号として、前記クロック信号生成部により生成された退避クロック信号又は 復帰クロック信号を選択するスキャンコントローラと、前記電源制御ユニットに より選択された機能モジュールから前記退避クロック信号に同期した前記スキャ ンチェーンのシフト動作により出力された退避データを格納する退避データ格納 部と、前記退避データ格納部に格納された退避データが前記復帰クロック信号に 同期した前記スキャンチェーンのシフト動作により前記機能モジュールのフリッ プフロップに復帰される際に、該退避データをエラー検出訂正するエラー検出訂 正部とを具備することを特徴とする集積回路装置である。

[0017]

なお、上記構成について、さらに、前記エラー検出訂正部を、前記退避データからエラー訂正符号を生成し、前記退避データ格納部に書き込む符号化器と、前記退避データ格納部から、格納されていた退避データとそれに対応する前記エラー訂正符号を読み出して該退避データを復号化する復号化器とを具備する具体的な構成としてもよい。

[0018]

また、前記エラー検出訂正部が、前記退避データ格納部に格納された退避データを定期的にエラー検出訂正する構成としてもよい。

[0019]

また、前記退避データ格納部が前記退避データの複製を複数格納し、前記エラー検出訂正部が前記退避データ格納部に格納された複数の複製データを用いる多数決演算によりエラー検出訂正する構成としてもよい。

[0020]

また、前記クロック信号生成部が、前記退避データ格納部における定期的なエ ラー検出訂正に用いられるクロック信号を生成する構成としてもよい。

[0021]

また、前記退避データ格納部を、自己テスト回路用の記憶手段により構成してもよい。

[0022]

また、前記退避データ格納部に格納された退避データを圧縮する圧縮器と、前 記圧縮器により圧縮された退避データを前記機能モジュールへの復帰の際に復元 する復元器とをさらに具備する構成としてもよい。

[0023]

【発明の実施の形態】

以下、図面を参照しながら本発明の実施形態を説明する。本実施形態は低電力 SoC(システム・オン・チップ)の実現に好適であり、消費電力削減のために 遊休(アイドル)状態の機能モジュールに対する給電を遮断してスリープ(SLEP)状態に遷移させる集積回路装置に関する。本実施形態の集積回路装置では、機能モジュールへの電源供給を遮断する際にデータ退避を行い、所定のイベントに応じて、退避したデータを該機能モジュールに復帰させ、スリープ状態から通常動作状態に復帰させる。

[0024]

図1は本発明に係る集積回路装置の基本構成図である。図1に示す1はPMU (Power Management Unit:電源管理ユニット)、2は機能モジュール、3は退避部である。機能モジュール2に設けられたスイッチSW1の制御端子には、PMU1からの電源制御信号線が接続されている。このスイッチSW1はPMU1からの電源制御信号に応じてON又はOFFとなり、これにより機能モジュール2に対する電源の供給又は遮断が制御される。

[0025]

図1に示すように、退避部3は、符号化器5、退避データ格納領域6、および復号化器7を有する。符号化器4は、データ退避時において、退避クロック信号に同期して機能モジュール2から出力された退避データをエラー検出訂正のために符号化する。これにより得られた符号化データを退避データと共に退避データ格納領域6に出力する。退避データ格納領域6には、例えば揮発性メモリが用いられる。後述するが、退避データ格納領域6は専用領域として新規に設けられたり、既存のメモリ領域が利用される。既存のメモリ領域としては、DRAMや、キャッシュ(CACHE)メモリを構成するSRAM等である。

[0026]

復号化器 7 は、退避データ格納領域 6 に格納されている退避データと、対応する符号化データとを読み出して復号化を行い、エラー訂正がなされた退避データを出力する。復号化器 7 によりエラー訂正がなされた退避データは復帰クロック信号に同期して機能モジュール 2 に復帰される。なお、このようなエラー訂正動作は、少なくとも、退避データ格納領域 6 から機能モジュール 2 に退避データが復帰される前に行うこととするが、データ退避期間中において定期的に行うことが好ましい。図 1 の構成では退避部 3 には常時電源が供給される。しかし、電力

効率を考慮すると退避部3には使用されるときのみに電源が供給されることが好ましいことから、同退避部3への電源供給を制御するためのスイッチ(SW2)を備えていても良い。この場合、退避部3に設けられたスイッチの制御端子には、機能モジュール2に設けられたスイッチSW1と同様にPMU1からの退避制御信号線が接続され、その退避制御信号に応じてON状態又はOFF状態となることで、退避部3の使用状態(イネーブル状態)又は未使用状態が機能モジュール2の電源供給状態に応じて制御されることになる。

[0027]

図2はスキャンチェーンを用いたデータのシフト動作を説明するための図、図3はデータの退避及び復帰に係る処理の流れを示すフローチャートである。図2に示すように、機能モジュール2は複数のフリップフロップ (Scan-FF) 21を有し、該複数のフリップフロップ21がスキャンチェーン11を構成している。一方、退避部3の退避データ格納領域6はシフトレジスタ22を構成しており、データの退避時においてスキャンチェーン11の出力端に接続される。なお、退避データ格納領域6にシフトレジスタ22を用いる構成は、説明の簡単化のため想定したものであり、本発明はかかる構成に限定されないことは言うまでもない

[0028]

先ず、スリープモードへの遷移判定を行う(ステップS1)。機能モジュール 2 がスリープモードに遷移すると、退避部 3 は退避動作を開始する(ステップS 2)。機能モジュール 2 は退避クロック信号に同期してスキャンチェーン 1 1 の シフト動作を行い、フリップフロップ 2 1 が保持している値を順番に出力する。 この出力されたフリップフロップ 2 1 の値は、退避クロック信号に同期して退避 部 3 のシフトレジスタ 2 2 に退避されていく(ステップ S 3)。退避クロック信号の周波数は、可能な限り低速でよい。

[0029]

なお、退避すべき値を保持しているフリップフロップ (例えば機能モジュール 2の内部レジスタを構成するようなもの)を、一つのスキャンチェーン11に纏める構成にしておけば、データ退避領域側すなわち退避部3において必要なフリ

ップフロップの数、および、退避に要するクロックサイクル数を必要最低限に抑 えることができ好ましい。

[0030]

また、退避部3のフリップフロップは、図2のようなシフトレジスタ22のような直列接続としても構わないが、図4に示すように、数ビットからなるグループ17の分割単位としてもよい。この図4の構成によれば、符号化器5によりチェックビット16を生成する符号化処理が簡単に行える。また、この図4の構成は一種のパラレルーシリアル変換であり、退避部3内の殆どのフリップフロップのクロックをより低速にすることが可能になることから、電力消費量削減の面で有利である。

[0031]

機能モジュール2は、必要な全てのフリップフロップ21の値を退避部3側に 退避し終えた時点(ステップS4=YES)でスリープモードに遷移する。一方 、退避部3はシフトレジスタ22のシフト動作を停止し、機能モジュール2から 退避された値を保持し続ける。このとき、データ退避領域の電圧すなわちシフト レジスタ22の動作電圧を、同シフトレジスタ22が値を保持できる最低限の電 圧まで下げる構成とすれば、電力消費量削減の面で有利である。

[0032]

定期的なエラー検出訂正以外の退避部3の動作状態は、言うまでもなく退避データを記憶するという動作状態である。この状態では回路内のトランジスタのスイッチングが発生しないので、スイッチングによる電力消費は発生しない。しかしながら、今日の半導体プロセスでは微細化が進み、サブスレッショルドリークによる電力消費が無視できなくなっている。このサブスレッショルドリークは印加電圧に比例して増加することから、低消費電力化のためには退避部3の印加電圧を極力低くすることが望ましい。例えば、100nmプロセスでは電圧1.0 V程度が通常動作時に用いられるが、データを記憶しておくだけならばトランジスタのスレッショルド電圧近辺(例えば0.3~0.5 V周辺)まで下げることができる。

[0033]

退避部3において、符号化器5はシフトレジスタ22に退避されたデータに対してエラー訂正のための符号化を行う(ステップS5)。これにより、エラー訂正符号すなわちチェックビット16が生成される。生成されたチェックビット16は、退避部3内の図示しないフリップフロップに保存される。尚、チェックビット16の保存先としては、フリップフロップのみに限定されない。

[0034]

ここでは、ECC (Error Checking and Correction) の手法を用いることとするが、ソフトエラー発生確率に応じて他の適切な手法を採ってもよい。例えば、SEC-DEDの手法を用いてもよい。SEC-DEDは1ビット誤り訂正・2ビット誤り検出 (Single Error Correction and Double Error Detection) の略称であり、データビット列と符号ビット列に対して特定の演算を行うコーディング方法である。SEC-DEDでは、1ビット分のエラーが生じた場合はこれを訂正可能である。また、2ビット分のエラーが生じた場合、その訂正はできないがエラーが発生したこと自体は検知できる。

[0035]

ステップS5においてエラー訂正符号(チェックビット16)を生成したのち、機能モジュール2はスリープモードに従い動作停止する。すなわち、PMU1からの制御による電源供給が一時的に遮断される(ステップS6)。

[0036]

ここで、退避部3において、シフトレジスタ22の保持値に対して定期的にエラー検出を行うようにし(ステップS7)、ステップS8においてエラーを検出した際は復号化器7によって該エラーを訂正する構成としてもよい(ステップS9)。このような定期的なエラー検出訂正によれば、退避データの信頼性を向上できる。

[0037]

そしてステップS10において機能モジュール2のスリープモードが解除されると、先ず機能モジュール2が動作を再開する(ステップS11)。続いて、退避部3のシフトレジスタ22から退避データが読み出されるとともに、フリップフロップに保持されているチェックビット16も読み出され、これらのデータを

用いて復号化器7により復号化が行われる。復号化されたデータは、エラー訂正 がなされたものとなる。

[0038]

エラー訂正が行われた退避データは、退避時とは逆に、スキャンチェーン11を用いたシフト動作により機能モジュール2側に転送され、フリップフロップ21に戻される(ステップS12)。シフトレジスタ22から全ての退避データが機能モジュール2のフリップフロップ21に復帰されると、該機能モジュール2はスリープモードに遷移する直前の状態(通常動作モード)に復帰する一方、退避部3は動作停止しオフ状態となる(ステップS13)。

[0039]

以下、このような本発明に係る集積回路装置の基本構成が適用された種々の実 施形態を説明する。

[0040]

(第1実施形態)

図5は、本発明に係る集積回路装置の第1実施形態を示す構成図である。この第1実施形態は、図1に示した構成をより具体化したものである。図1に示した構成と同様、PMU1が電源制御及び退避処理自体の制御を管理する主体である。PMU1は、低電力指向の集積回路装置(LSI)に通常設けられるものであって、各機能モジュール2へのクロック供給や電源供給の制御を行い、アイドル状態の機能モジュール2における電力消費を極力抑える働きを持つ。このようなPMU1はOS(オペレーティングシステム)のようなソフトウェアで実現されても良いし、ハードウェアで実現されても良い。いずれの場合においても、PMU1は特定の機能モジュール2へのクロック供給や電源供給の制御を、集積回路装置における処理のヒストリや待機時間をもとに行う。

[0041]

PMU1により管理される機能モジュール2は複数あり、同PMU1がいずれかの機能モジュール2を選択して電源制御及び退避制御を行うことができるが、本実施形態では説明の便宜上、機能モジュールAのみがスリープ時に退避しておくべきデータを持っており、その他のメモリ等の他の機能モジュール(不図示)

はそのようなデータを持っていないものと仮定する。

[0042]

また、図5の構成においては、退避部3には、その電源供給を制御するためのスイッチSW2が設けられている。このスイッチSW2の制御端子には、機能モジュール2に設けられたスイッチSW1と同様にPMU1からの退避制御信号線が接続されており、その退避制御信号に応じてON状態又はOFF状態となる。これにより退避部3の使用状態(イネーブル状態)又は未使用状態が機能モジュール2の電源供給状態に応じて制御される。

[0043]

図6はデータの退避及び復帰のタイミングを示すシーケンス図である。図6において、CLK_ENはクロック供給のイネーブル信号、PW_ENは電源供給のイネーブル信号、SH_ENは退避部3のイネーブル信号である。PMU1がある機能モジュール2(ここでは図5に示されるモジュールA)の電源をON/OFFする場合、これに先立ちPMU1は退避部3のイネーブル信号(SH_EN)を出力する。またPMU1は、退避部3から、データ退避処理又はデータ復帰処理の動作が完了した旨の返答を受けてから、電源供給のイネーブル信号(PW_EN)により電源のON/OFFを制御する。

[0044]

図5に示すスキャンコントローラ10は、通常では集積回路装置全体をスキャンテストモードに切り替える制御を行うが、スキャンチェーン11を用いたシフト動作によるデータの退避又は復帰を行う際には、PMU1からその旨の指示を受け、該PMU1から指定された機能モジュール(ここではモジュールA)をテストモードイネーブル信号(NT)によりスキャンテストモードに切り替える。

[0045]

退避部3に設けられたパルスジェネレータ13は、コントローラ12からの制御により、データ退避処理において必要なデータをスキャンインするため、もしくはデータ復帰処理において必要なデータをスキャンアウトするために必要な数のクロックパルス(pulse)を発生し、スキャンコントローラ10に対して出力する。これらは上述した退避クロック信号又は復帰クロック信号に相当する

。コントローラ12は、PMU1からの指示により、パルスジェネレータ13に よる発生パルスの制御および定期的なエラー検出訂正動作を制御するコントロー ラであり、退避部3に設けられている。

[0046]

以下、このように構成された本実施形態の動作を説明する。

[0047]

モジュールAが当分使用されないことがPMU1により判断された場合、PMU1はまずクロック制御ユニット(C1kMgr)にモジュールAへのクロック供給を停止するよう指示する。これを受けてクロック制御ユニットはモジュールAへのクロック供給のイネーブル信号(CLK_EN)を"L"にしてクロック供給を停止する。

[0048]

この状態からさらにモジュールAが当分使用されないことが判断されると、PMU1は退避部3のイネーブル信号(SH_EN)を出力して退避部3を動作可能状態にする。

[0049]

一方、スキャンコントローラ10は、テストモードイネーブル信号(NT)を出力し、モジュールAをスキャンテストモードにする。また、このときモジュールAへ供給されるクロックのパスを、通常のスキャンテストモード動作時のクロックパルス信号(normal_clk)のパスに代えて、退避部3のパルスジェネレータ13から供給されるクロックパルス信号(pulse)のパスに切り替える。

[0050]

イネーブル信号(SH_EN)により退避部3が動作可能状態になると、パルスジェネレータ13はクロックパルス信号(pulse)の生成を開始する。このクロックパルス信号は上記のようにパスが切り替えられたスキャンコントローラ10を通じてモジュールAのスキャンチェーン11に供給される。このクロックパルス信号に同期して、スキャンチェーン11のフリップフロップが保持していたデータが順次シフトアウトされる。モジュールAからシフトアウトされたデ

ータは退避部3のシリアルパラレル変換器及び符号化器14によりシリアルパラレル変換がなされる。また、該データに対する訂正符号化処理によりチェックビットが生成され、退避データとともに退避データ格納領域6に格納されていく。

[0051]

なお、退避データを圧縮することで退避データ格納領域6へ格納する際のデータサイズを小さくすることも可能である。この場合、退避データ格納領域6に格納された退避データを圧縮する圧縮器と、この圧縮器により圧縮された退避データを機能モジュールへの復帰の際に復元する復元器とを設ける。

[0052]

また、退避データ格納領域6が十分大きい場合は多数決法などを使うことで、 訂正符号化処理が不要となる可能性もある。多数決法を用いる実施形態について は後述する(第6実施形態)。また、上記シリアルパラレル変換処理は、退避部 3における動作周波数を下げて電力効率を上げるために行うのであり、必須の処 理ではない。

[0053]

スキャンチェーン11の全てのフリップフロップのデータの退避処理が完了すると、パルスジェネレータ13はクロックパルス信号の生成を停止する。その後、PMU1はモジュールAの電源供給イネーブル信号(PW_EN)を"L"にしてモジュールAの電源をOFFにする。ここまでで、データの退避処理は完了である。

[0054]

次に、退避データの定期的な検証について説明する。既存のエラー訂正処理にはエラーを訂正できるビット数に上限があることが知られている。データを退避している時間が長くなるにつれて退避データ中のエラーが増加していくので、可能なうちにエラーを訂正しておく必要がある。このため、退避データを保持している間、つまりSH_ENが"H"の間、退避部3において次のような定期的なエラー検出・訂正処理を行うことが望ましい。

[0055]

すなわち、退避データを保持している間、退避部3のコントローラ12が時間

を測定する。一定時間が経過すると、コントローラ12はパルスジェネレータ13にクロックパルス信号を生成するよう指示を出す。この指示を受けると、パルスジェネレータ13はクロックパルス信号を出力し始め、これに同期して復号化器及びパラレルシリアル変換器15が、退避されているデータの復号化及びパラレルシリアル変換を行う。復号化が行われた時点でエラー訂正は実施されているので、ここで得られたデータはエラーのないデータといえる。ここでシリアルパラレル変換器及び符号化器14が、訂正後のデータに対し再びシリアルパラレル変換及び符号化処理を施し、退避データ格納領域6に格納する。

[0056]

次に、退避データの復帰について説明する。PMU1はモジュールAを動作させる必要が生じたことを判断すると、電源供給のイネーブル信号(PW_EN)を "H"にしてモジュールAに電源を供給し始める。モジュールAの電源が完全に行き渡って安定すると、退避部3に対し退避データを復帰するよう指示を出す(SH_Ctrl)。この指示を受けると退避部3のパルスジェネレータ13はクロックパルス信号を生成してスキャンコントローラ10に出力する。一方、復号化器及びパラレルシリアル変換器15は復号化及ぴパラレルシリアル変換を行いながら、退避データ格納領域6に格納されていたデータを出力し始める。

[0057]

このとき、モジュールAはテストモードイネーブル信号(NT)によってスキャンテストモードに設定されているので、退避部3から出力されたデータはデータ退避時と同様、スキャンチェーン11を通って元のフリップフロップに復帰される。パルスジェネレータ13は何サイクル分のクロックパルス信号を出力すればよいかの情報をデータ退避時に得ている。退避部3から全てのデータが出力され、データの復帰が完了した時点でパルスジェネレータ13はクロックパルス信号の生成を停止する。

[0058]

その後、スキャンコントローラ10はテストモードイネーブル信号(NT)の 出力を停止し、モジュールAを通常動作モードにする。さらに退避部3のイネー ブル信号(SH_EN)を"L"にするとともに、該退避部3の電源をOFFに する。これらの処理の後で、PMU1はクロック制御ユニットにモジュールAのクロックを供給するように指示する。これを受けてクロック制御ユニットはクロック供給のイネーブル信号(CLK_EN)を"H"にする。これによってモジュールAは通常の動作を再開する。

[0059]

なお、上記の動作において、機能モジュールのクロック停止の後、更に暫くしてから電源を切るようにしているのは、いったん電源を切ってしまうと次に電源を入れるときに時間がかかるためである。頻繁に機能モジュールのON/OFFが行われる場合はクロックだけを制御して、電源は入れたままにしておくのが一般的である。

[0060]

上述したパルスジェネレータ13は、退避部3に設けられるものとして説明したが、次に説明する第2実施形態の図7の構成のようにスキャンコントローラ10が同等のパルスジェネレータ31を備える構成とし、退避部3にパルスジェネレータ13を設けない構成としてもよい。あるいは、第2実施形態の図7のようにスキャンコントローラ10がパルスジェネレータ31を備えるとともに退避部3もパルスジェネレータ13を備え、両者が協働して制御を行う構成としてもよい。この場合、例えば、データの退避又は復帰動作時には、専らスキャンコントローラ10のパルスジェネレータ31を用い、定期的なエラー検出訂正処理時には専ら退避部3のパルスジェネレータ13を用いるようにする。なお、いずれの構成においても、若干制御方法が異なるものとなるに過ぎず、当業者であればこれらの変形を容易に行うことができる。

[0061]

コントローラ12についても、パルスジェネレータと同様に、スキャンコントローラ10に含めたり、本実施形態のように退避部3の各々が備える構成としてもよい。要するに、PMU1からの指示を認識し、データ退避及び復帰ならびに定期的なエラー検出訂正処理のシーケンスを実行できる構成であれば良い。

[0062]

(第2実施形態)

図7は第2実施形態に係るスキャンコントローラの構成例を示す図である。本実施形態のスキャンコントローラ10は、退避部3のイネーブル信号(SH_EN_A、SH_EN_B)を出力する退避コントローラ30を備えており、PM U1ではなくこの退避コントローラ30を退避又は復帰時の制御主体としている点で上述した第1実施形態のものとは構成が異なっている。

[0063]

本実施形態のスキャンコントローラ10についても、第1実施形態のものと同様に通常では集積回路装置全体をスキャンテストモードに切り替える制御を行う。スキャンチェーン11を用いたシフト動作によるデータの退避又は復帰を行う際には、PMU1からその旨の指示を受け、これに応じて退避コントローラ30は該当する機能モジュールを選択してイネーブル信号(SH_EN_AまたはSH_EN_B)を出力する。また、退避コントローラ30は選択した機能モジュールに対してテストモードイネーブル信号NT1またはNT2を出力する。これにより機能モジュールを選択的にスキャンテストモードに切り替えることができる。第2実施形態は、このような機能モジュール単位の退避及び復帰制御のためのモード切替の具体的構成に関する。

[0064]

クロックパルス発生器31は、必要なサイクル数のクロックパルス信号を生成する。このクロックパルス信号は、図7に示すscan_clkと同じパスを通じて機能モジュールのスキャンチェーンに与えられる。なお、scan_clkは通常のスキャンテストモード時に用いられるクロックパルス信号である。また、normal_clk_Aおよびnormal_clk_Bは、スキャンテストモードでも退避又は復帰動作モードでもない、通常の動作モード時に用いられるクロックパルス信号である。

[0065]

図8は複数の機能モジュールの夫々に退避部を設ける構成例を示す図である。 図8に示される複数の機能モジュールには、図7に示したスキャンコントローラ 10が接続される。

[0066]

図8から分かるように、モジュールAに対応して退避部Aが設けられ、モジュールBに対応して退避部Bが設けられている。モジュールAではスキャンチェーン11を構成する全てのフリップフロップのデータ(scan_out1)が退避部Aに退避されるのに対し、モジュールBについては一部のフリップフロップのデータ(scan_out2)は退避部Bには退避されず、他のフリップフロップのデータ(scan_out3)のみが退避部Bに退避される構成である。

[0067]

機能モジュール毎に退避部を設ける構成とした場合、このような詳細な退避制 御を退避部Aと退避部Bとを一つの退避部に纏める場合よりも容易に実現できる

[0068]

(第3実施形態)

図9は本発明に係る集積回路装置の第3実施形態(専用領域へ退避)を示す構成図である。

[0069]

同図に示す20は機能モジュールとしてのメモリである。このメモリ20に対しデータの書き込み及び読み出しを行うモジュールAは、該メモリ20をアクセスする際のアドレスを生成するアドレス生成器23を備えている。

[0070]

退避部3は、このような機能モジュールとしてのメモリ20とは別に、専用領域としての退避データ格納領域6を備える。このような退避部3は、機能モジュール毎に設けられていてもよいし、複数の機能モジュールに対して一つだけ設けられてもよい。退避データ格納領域6を大容量化できる場合、多数決法などを使うことで、訂正符号化処理が不要となる可能性がある。この場合、シリアルパラレル変換器および符号化器14、および復号化器およびパラレルシリアル変換器15を省略できる。多数決法を用いる実施形態については後述する(第6実施形態)。

[0071]

また、退避データ格納領域6をソフトエラー対策ラッチで構成すれば、上述し



た定期的なエラー検出訂正を行わなくとも、所要のデータ信頼性を得ることができる。この場合、シリアルパラレル変換器および符号化器 1 4 、および復号化器 およびパラレルシリアル変換器 1 5 を省略できる可能性もある。

[0072]

また、退避データ格納領域6を後述するBIST(Built In Self Test;自己テスト)回路などによるテスト処理に使用することができる。また、退避データ格納領域6をセット/リセット付きフリップフロップによって構成する場合、退避領域にデータを退避していないときならば、該退避領域に初期化信号を与えることによってセット付きフリップフロップ、リセット付きフリップフロップの並び順に応じたデータを必ず読み出すことができる。これを利用して退避データ格納領域6をROMとして使用することも可能である。

[0073]

(第4 実施形態)

図10は本発明に係る集積回路装置の第4実施形態(RAMやCACHEへ退避)を示す構成図である。

[0074]

本実施形態の退避部500は、第3実施形態のものとは異なりデータ退避先の専用領域を持たず、RAMやキャッシュメモリからなる他の機能モジュール(ここでは例えばメモリ700)を退避先として利用する構成である。データを退避/復帰させる際のメモリ700へのアクセスのために、退避部500はアドレス生成器701を備える。また、本構成において、コントローラ12は、メモリ700に対する書き込みイネーブル信号線(wEN)および読み出しイネーブル信号線(rEN)に接続されている。

[0075]

機能モジュール12から退避されたデータはシリアルパラレル変換器及び符号 化器14を介して1ワードの中に退避データとそれに対応するチェックビットを 含んだライトデータとして生成され、address gen701で指定されたアドレス に書き込まれる。退避部500はデータを復帰するのに備えて、退避したデータをメモリ上のどのアドレスに保存したかを記憶しておく必要がある。そのため書

き込んだアドレスを記憶しておくメモリ領域を備えても良いし、メモリ上の各アドレスにそこに格納しているデータが退避データか通常データのどちらかであるかを示す情報(タグ)を備えても良い。

[0076]

また、シリアルパラレル変換器および符号化器14は、メモリ700への書き込みデータ信号線(write_data)に接続されており、復号化器およびパラレルシリアル変換器15はメモリ700からの読み出しデータ信号線(read_data)に接続されている。

[0077]

なお、退避部500は、機能モジュール毎にそれぞれ設けられてもよいし、複数の機能モジュールについて一つだけ設けられる構成としてもよい。また、退避部500がアクセスする退避先としては、一つの退避先(ここではメモリ700)のみならず複数の退避先を用いてもよい。また、退避部毎に異なる退避先を設けても良い。

[0078]

ここで、データ退避先を専用領域とする上述の第3実施形態と当該第4実施形態との比較、すなわちデータ退避先の違いによる得失(メリット/デメリット)を説明する。

[0079]

データ退避先を専用領域とする上述の第3実施形態の場合、退避データ及び訂正符号を格納する退避領域を新規に用意しなければならないため面積のオーバヘッドが大きい。なお、電力のオーバヘッドは機能モジュールが動作しているときには退避部の電源は遮断されているのでわずかである。一方、データ退避先としてRAMやキャッシュを用いる第4実施形態の場合、既存のメモリに対して退避データを格納したアドレスを記憶する領域またはメモリの各アドレスが保持しているデータが退避されたデータであるか通常のデータであるかを判定するためのデータが退避されたデータであるか通常のデータであるかを判定するためのデータが退避されたデータであるか通常のデータであるかを判定するためのデータ判定用IDの格納領域を追加するだけで済むので面積のオーバヘッドは小さい。電力のオーバヘッドについては、第3実施形態の場合と同様に小さい。なお、データ退避時にはメモリ上の必要な部分のみを動作させるようにして無駄な

電力消費を抑えるべきである。

[0080]

また、第3実施形態の場合、通常動作への影響がほとんどないが、第4実施形態の場合は若干ある。それは例えばノーマルパスの容量増加や退避データを識別する論理が増加(キャッシュのタグ)することである。

[0081]

エラー検出訂正(ECC)の実現容易性に関して、第3実施形態の場合は速度がそれほど重要とされないので、良く知られたECCを利用可能である点で好ましい。ただし、ソフトエラー対策のために、該ECCを定期的に行う必要がある。一方、第4実施形態の場合、退避データ量に対して退避データ格納領域の容量が十分大きい場合、データのコピー(複数)を用いた多数決演算によるエラー検出訂正により容易化が可能である。かかる構成については後の第6実施形態にて説明する。また、通常動作時にECCを兼用できる可能性がある。

[0082]

制御容易性に関して、第3実施形態の場合は通常動作用モジュールから完全に独立した構成とすることができ、極めて容易である。一方、第4実施形態の場合、RAMやキャッシュを使用する他のモジュールが動作中である場合は制御がやや困難化する。

[0083]

以上述べたことから、第4実施形態は、面積のオーバーヘッドのメリット、および容量の特性を生かしたECCの容易化、簡素化のメリットがある。それ以外については当該第4実施形態よりも専用領域への退避を行う第3実施形態の方が有利(特に通常動作への影響が小さいこと)である。

[0084]

(第5実施形態)

図11は本発明に係る集積回路装置の第5実施形態(BIST用メモリへ退避)を示す構成図である。

[0085]

本実施形態の退避部600は、第4実施形態のものと同様にデータ退避先の専

用領域を持たず、他の機能モジュールを退避先として利用する構成であるが、特に本実施形態ではデータ退避先としてBIST (Built In Self Test;自己テスト)回路を利用する。BIST回路800は、コントローラ801、パターン生成器802、BISTメモリ803、およびコンパレータ(比較器)804から構成されており、具体的にはBIST用メモリ803をデータ退避先とするものである。BISTについては公知であり詳細な説明は省略するが、コントローラ801からの制御によりパターン生成器802がテストパターンを生成し、これを入力データ(BIST_input_data)としてモジュール2に与える。その結果を出力データ(BIST_output_data)としてモジュール2からBIST回路800側が受け取り、先の入力データと該出力データとをBIST用メモリ803から読み出し、コンパレータ804が比較演算を行って故障の有無を判断するというものである。

[0086]

BIST用メモリ803の容量が十分大きい場合、本実施形態のようにデータ 退避先として利用することで上述の第4実施形態と同様に面積オーバーヘッドを 小さくできるメリットがある。尚、本実施形態は、BIST回路に代えて、通常 動作時には使用されない内部テストモード用のメモリ領域を利用するよう変形す ることも可能である。

[0087]

(第6実施形態)

図12は本発明に係る集積回路装置の第6実施形態を示す構成図であって、多数決演算によるエラー検出訂正を説明する図である。

[0088]

本実施形態の退避部400は、コントローラ401、退避データ格納領域60 、および復号化器403から構成されている。コントローラ401は、大容量の RAMやキャッシュメモリからなる退避データ格納領域60をアクセスする際の アドレスを生成するアドレス生成器402を備える。なお、図12では退避デー タ格納領域60が退避部400内の専用領域として設けられるよう示されている が、専用領域としてではなく、上述したように他の機能モジュールや、BIST 用メモリを利用する構成としてもよい。

[0089]

コントローラ401は、機能モジュール2からデータが退避されてきた際に、 該退避データの複製を複数、生成する。この複数の複製データは退避データ格納 領域60の異なる領域に格納される。このように退避されたデータを機能モジュ ール2に復帰させる際に、エラー検出訂正部としての復号化器403は、これら 複数の複製データのすべてを退避データ格納領域60から読み出し、多数決演算 を行う。多数決演算の結果として得られるデータは、仮にソフトエラー等がデー タ退避中に生じていたとしても、これが訂正された本来のデータとして得られる 。このような本実施形態によれば、上述したような定期的なエラー検出訂正処理 が不要となり好ましい。

[0090]

なお、本発明は上述した実施形態に限定されず種々変形して実施可能である。

[0091]

【発明の効果】

以上説明したように本発明によれば、消費電力削減のために機能モジュール単位で柔軟に電源供給を制御でき、及びこれに伴い必要なデータの退避及び復帰を制御できる集積回路装置であって、しかもデータ退避の信頼性を低下させることなく低コストで実現可能な集積回路装置を提供できる。特に、消費電力削減のためにデータ退避先への供給電圧をデータ保持に必要な最低電圧としても、データ退避先においてエラー検出訂正を行う構成によって、いわゆるソフトエラー等の発生による退避したデータの信頼性低下を抑えることができる。

【図面の簡単な説明】

- 【図1】 本発明に係る集積回路装置の基本構成図
- 【図2】 スキャンチェーンを用いたデータのシフト動作を説明するための

図

- 【図3】 データの退避及び復帰に係る処理の流れを示すフローチャート
- 【図4】 退避データ格納領域におけるエラー検出訂正の流れを示す図
- 【図5】 本発明に係る集積回路装置の第1実施形態を示す構成図

- 【図6】 データの退避及び復帰のタイミングを示すシーケンス図
- 【図7】 本発明に係る集積回路装置の第2実施形態を説明するための図であって、スキャンコントローラの構成例を示す図
- 【図8】 第2実施形態に係り、複数の機能モジュールの夫々に退避部を設ける構成例を示す図
- 【図9】 本発明に係る集積回路装置の第3実施形態(専用領域へ退避)を 示す構成図
- 【図10】 本発明に係る集積回路装置の第4実施形態(RAM/CACH Eへ退避)を示す構成図
- 【図11】 本発明に係る集積回路装置の第5実施形態(BIST用メモリへ退避)を示す構成図
- 【図12】 本発明に係る集積回路装置の第6実施形態を示す構成図であって、多数決演算によるエラー検出訂正を説明する図
 - 【図13】 従来例に係る給電制御を説明するための図 【符号の説明】
- 1 ··· PMU (電源管理ユニット)
- 2, 200, 201…機能モジュール
- 3, 300, 301, 400, 500, 600…退避部
- 4…セレクタ

()


- 5…符号化器
- 6,60…退避データ格納領域
- 7,403…復号化器
- 10…スキャンコントローラ
- 11…スキャンチェーン
- 12…コントローラ
- 13…パルスジェネレータ
- 14…シリアルパラレル変換器及び符号化器
- 15…復号化器及びパラレルシリアル変換器
- 16…チェックビット

- 17…退避データ
- 20, 700…メモリ (RAM又はCACHE)
- 21…フリップフロップ
- 22…シフトレジスタ
- 30…退避コントローラ
- 31…パルスジェネレータ
- 701…アドレス生成器
- 800…BIST(自己テスト回路)
- 801…コントローラ
- 802…パターン生成器
- 803…BIST用メモリ
- 804…コンパレータ

【書類名】


図面

【図1】




【図2】


()



【図3】




【図4】




【図5】

1 1




【図6】


l




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】



【図13】



【書類名】

要約書

【要約】

【課題】消費電力削減のために機能モジュール単位で柔軟に電源供給を制御でき、及びこれに伴い必要なデータの退避及び復帰を制御できる集積回路装置であって、しかも退避したデータの信頼性を低下させることがなく低コストで実現可能な集積回路装置を提供すること

【解決手段】退避クロック信号に同期して退避データを出力する少なくとも一つの機能モジュールと、該機能モジュールからいずれかの機能モジュールを選択し、選択された該機能モジュールへの電源供給の停止及び再開を制御する電源制御ユニットと、この電源制御ユニットにより選択された機能モジュールから出力された退避データを格納する退避データ格納部と、この退避データ格納部に格納された退避データが復帰クロック信号に同期して機能モジュールに復帰される際に、該退避データをエラー検出訂正するエラー検出訂正部とを具備する。

【選択図】 図1

出願人履歴情報

識別番号

[396023993]

1. 変更年月日

2001年 3月23日

[変更理由]

住所変更

住 所

神奈川県横浜市港北区新横浜3丁目17番地2 友泉新横浜ビ

ル6階

氏 名

株式会社半導体理工学研究センター